

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-283494

(43)公開日 平成9年(1997)10月31日

(51)Int.Cl.
H 01 L 21/3065
C 23 F 4/00

識別記号 庁内整理番号
F I
H 01 L 21/302
C 23 F 4/00

技術表示箇所
A
A

審査請求 未請求 請求項の数8 O.L (全7頁)

(21)出願番号 特願平8-90972

(22)出願日 平成8年(1996)4月12日

(71)出願人 000002185
ソニー株式会社
東京都品川区北品川6丁目7番35号
(72)発明者 久保田 純治
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内


(54)【発明の名称】 プラズマエッティング装置およびプラズマエッティング方法

(57)【要約】

【課題】 プラズマ中のフッ素ラジカル濃度が制御できるプラズマエッティング装置およびこれを用いた酸化シリコン系材料層の高選択比プラズマエッティング方法を提供する。

【解決手段】 エッティングチャンバ18内壁面に高純度シリコン等のシリコン材料層21を配設し、プラズマ中の過剰なフッ素ラジカルをスカベンジする。シリコン材料層21の加熱手段22や、バイアス印加手段を付加してもよい。

【効果】 CO等の特殊ガスを用いることなく、プラズマ中のC/F比を任意に制御できる。したがって、対窓化シリコン系材料層等の高選択比エッティングが可能となる。このため、窓化シリコン系材料層をエッティングストップとするセルフアラインコントクトホールの開口を信頼性高く施すことができる。



【特許請求の範囲】

【請求項1】 エッティングチャンバ内壁面の少なくとも一部に、プラズマとの接触が可能なごとくシリコン材料層を配設したことを特徴とするプラズマエッティング装置。

【請求項2】 前記シリコン材料層の加熱手段を有することを特徴とする請求項1記載のプラズマエッティング装置。

【請求項3】 前記シリコン材料層へのバイアス印加手段を有することを特徴とする請求項1記載のプラズマエッティング装置。

【請求項4】 前記シリコン材料層を、エッティングチャンバ内壁面から着脱可能なごとく配設したことを特徴とする請求項1記載のプラズマエッティング装置。

【請求項5】 前記シリコン材料層は、高純度シリコンおよび高純度シリコンカーバイドのうちのいずれか少なくとも一種であることを特徴とする請求項1記載のプラズマエッティング装置。

【請求項6】 エッティングチャンバ内壁面の少なくとも一部に、プラズマとの接触が可能なごとくシリコン材料層を配設したプラズマエッティングを用い、

前記エッティングチャンバ内にフッ素系ガスを導入しつつ、被エッティング基板上の酸化シリコン系材料層をエッティングするプラズマエッティング方法であって、

前記プラズマ中のフッ素ラジカルを前記シリコン材料層との反応により消費しつつ、

被エッティング基板上の酸化シリコン系材料層をエッティングすることを特徴とするプラズマエッティング方法。

【請求項7】 前記酸化シリコン系材料層の下層には窒化シリコン系材料層を有し、

前記窒化シリコン系材料層に対し、前記酸化シリコン系材料層を選択的にエッティングすることを特徴とする請求項6記載のプラズマエッティング方法。

【請求項8】 前記窒化シリコン系材料層は、前記酸化シリコン系材料層にセルフアラインコンタクトホールを開口する際のエッティングストップであることを特徴とする請求項6記載のプラズマエッティング方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は高集積度半導体装置等の製造分野で適用されるプラズマエッティング装置およびプラズマエッティング方法に関し、更に詳しくは、プラズマ中のラジカル量を制御することが可能なプラズマエッティング装置およびこれを用いた高選択比のエッティングが可能なプラズマエッティング方法に関する。

【0002】

【従来の技術】 LSI等の半導体装置の高集積度化、高性能化が進展するに伴い、そのデザインルールはハーフミクロンからサブクオータミクロンへと縮小しつつある。かかる高集積度の半導体装置においては、多層配線

における層間接続においてもレイアウト上あるいはプロセス上のさまざまな工夫が採り込まれている。またこれに伴い、酸化シリコン系材料層に微細加工を施し、接続孔等を形成するためのプラズマエッティング装置やプラズマエッティング方法に対する技術的要件はますます厳しさを増している。

【0003】 その一例として、ステッパによる露光時に

おけるマスクアライメントの位置合わせ余裕を緩和できるセルフアラインコンタクト(SAC ; Self Aligned Contact)がある。セルフアラインコンタクトは、例えばゲート電極の側面にエッティングストップ層を形成しておき、ゲート電極上の層間絶縁膜にコンタクトホールを開口する際に、このエッティングストップ層により自己整合的にコンタクトホールの位置と開口幅を規定する構造である。セルフアラインコンタクト構造の採用により、微細なコンタクトホール開口用のレジストマスク露光時における厳密な位置合わせは不要となる。また位置合わせマージンが不要となるので、半導体チップやセルの面積の縮小も可能となる。エッティングストップ層としては窒化シリコン材料層を用いる例が一般的であり、この構造は一例として日経マイクロデバイス誌1995年2月号P. 54(日経BP社刊)に解説記事が掲載されている。

【0004】かかる構造においては、層間絶縁膜である酸化シリコン系材料層とエッティングストップ層である窒化シリコン材料層との高選択比を達成し、窒化シリコン材料層の膜減りを防ぐことがセルフアラインコンタクトホールの形状を制御性よく形成するためのキーポイントとなる。酸化シリコン系材料膜のプラズマエッティングでは、強固なSi-O結合(705 kJ/mole)を切断する必要があるため、スペッタリング効果のあるイオン性の強いエッティングモードが採用されている。一般的なエッティングガスは CF_4 や C_3F_8 等を代表とするCF系ガスを主体とするものであり、CF系ガスから解離生成するFラジカル(F^+)による化学反応、 CF_x^+ の入射イオンエネルギーによるスペッタリング作用、構成元素である炭素の還元性によるSi-O結合の分断作用、および蒸気圧の大きい反応生成物である SiF_x の生成除去を利用するものである。しかしながらモードの

40 プラズマエッティングの特徴として、エッティングレートは一般に大きくはない。そこで高速エッティングを指向して入射イオンエネルギーを高めると、エッティング反応は物理的なスペッタリングを主体とする形となり、選択性は低下する。また同じく高エッティングレートを意図してラジカルモード主体のプラズマエッティングを施すと、等方的な反応によるサイドエッティングが発生する。すなわち、CF系ガスによる酸化シリコン系材料層のプラズマエッティングは、高速性、選択性と異方性とは並立しがたいものであった。

【0005】 また従来技術により高い選択比を得るため

には、CF系ガスからの反応生成物を主体とするフッ化炭素系ポリマを厚く堆積する必要があり、このようなガスケミストリで同一エッティングチャンバ内でプラズマエッティングを重ねると、エッティングレートの低下やパーティクルレベルの悪化を招く。エッティングレートの低下は微細パターンほど顕著に表れ、いわゆるマイクロローディング効果による接続孔の抜け不良が発生する。

【0006】このような背景から、 $\text{SiO}_2 / \text{Si}_3\text{N}_4$ 間のエッティング選択比を高める方法としては、例えば第41回応用物理学関係連合講演会（1994年春季年会）講演予稿集 p 537、講演番号 29 p-ZF-2 や、Symposium on Dry Process 予稿集、講演番号 VI-1 (Nov. 1994) に報告されているように、CF系のエッティングガスにCOガスを添加した混合ガスを用いる方法がある。これは、プラズマ中の過剰なF⁻をスカベンジ（捕捉）し、COF_xの形でエッティングチャンバ外へ除去することにより、プラズマ中のC/F比（炭素原子とフッ素原子の比率）を高め、炭素リッチの強固なポリマを被エッティング基板上に堆積するものである。これらC/F比の概念や高選択性が達成される機構については、例えば J. Vac. Sci. & Technol., 16 (2), 391 (1979) に報告されている。このポリマ堆積物は、被エッティング膜である酸化シリコン系絶縁膜上ではその表面からスパッタアウトされるO原子と反応して酸化除去されるので実質的には堆積せず、エッティングレートを低下することはない。しかし Si_3N_4 上では厚く堆積するので Si_3N_4 のエッティングレートが下がり、この結果 $\text{SiO}_2 / \text{Si}_3\text{N}_4$ 間のエッティング選択比が向上するものと思われる。例えばマグネットロンRIE型の SiO_2 エッティング装置では、 $\text{C}_4\text{F}_8 / \text{CO} / \text{Ar}$ 混合ガス系を用いて15程度の選択比が得られている。

【0007】

【発明が解決しようとする課題】しかしながら、フッ化炭素系ガスにCOを添加して下地材料層との選択比を向上する手法においては、これら添加ガスの引火性や安全性について充分な配慮が必要である。とりわけクリーンルーム等の閉鎖空間での取り扱いには、検討の余地が大きい。また実用化に当たってはガス漏洩検知器や排気ガスの処理設備を新たに設ける必要がある。本発明は、酸化シリコン系材料層をプラズマエッティングするにあたり、下地の窒化シリコン材料層等との選択比が充分に採れ、また安全性にも優れたプラズマエッティング装置およびこれを用いたプラズマエッティング方法を提供することをその課題とする。

【0008】

【課題を解決するための手段】本発明のプラズマエッティング装置は、上述した課題を達成するために提案するものであり、エッティングチャンバ内壁面の少なくとも一部に、プラズマとの接触が可能なごとくシリコン材料層を

配設したことを特徴とする。本発明のプラズマエッティング装置の一態様としては、このシリコン材料層の加熱手段を有することが好ましい。また本発明のプラズマエッティング装置の別の態様としては、このシリコン材料層へのバイアス印加手段を有することが好ましい。さらに本発明のプラズマエッティング装置の別の態様としては、このシリコン材料層を、エッティングチャンバ内壁面から着脱可能なごとく配設することが望ましい。


【0009】つぎに本発明のプラズマエッティング方法

- 10 は、エッティングチャンバ内壁面の少なくとも一部に、プラズマとの接触が可能なごとくシリコン材料層を配設したプラズマエッティング装置を用い、このエッティングチャンバ内にフッ素系ガスを導入しつつ、被エッティング基板上の酸化シリコン系材料層をエッティングするプラズマエッティング方法であって、このプラズマ中のフッ素ラジカルを前記シリコン材料層との反応により消費しつつ、被エッティング基板上の酸化シリコン系材料層をエッティングすることを特徴とする。本発明のプラズマエッティング方法の一態様として、この酸化シリコン系材料層の下層には窒化系シリコン材料層を有し、この窒化シリコン系材料層に対し、この酸化シリコン系材料層を選択的にエッティングする際に好ましく適用することができる。さらに具体的には、この窒化シリコン系材料層は、酸化シリコン系材料層にセルフアラインコントクトホールを開口する際のエッティングストップであるときに好ましく適用することができる。

【0010】本発明においてエッティングチャンバ内壁面に配設するシリコン材料層としては、高純度シリコンあるいは高純度シリコンカーバイド等を例示することができる。金属汚染等のコンタミネーションを防止するためには、シリコン材料層の純度はファイブナイン（99.999%）以上であることをとが好ましい。

【0011】つぎに作用の説明に移る。エッティングチャンバ内壁面に配設したシリコン材料層と、プラズマ中に解離生成したF⁻やF⁺等のフッ素活性種とは下式

(1) の形で反応する。



このためプラズマ中に過剰に存在する反応活性なF⁻を不活性な SiF_4 としてエッティングチャンバ外へ排除

- 40 し、プラズマ中のC/F比を高めることができる。したがって下地材料層の窒化シリコン材料層等とのエッティング選択比を高めることができる。式(1)の反応は、シリコン材料層を加熱、あるいはバイアス電圧を印加することにより促進することができる。またこのシリコン材料層を着脱可能にすることで、シリコン材料層上にポリマ等が堆積した場合のクリーニングや、シリコン材料層が消耗した場合の交換等のメンテナンスを容易に施すことができる。このため、例えばセルフアラインコントクトホール開口において下地の薄い窒化シリコン材料層との間に求められる15程度以上の選択比を信頼性

高く達成することができる。

【0012】

【発明の実施の形態】以下本発明の好ましい実施形態例を図面を参照しつつ説明する。

【0013】実施の形態例1

本形態例は、本発明のプラズマエッティング装置をE C R プラズマエッティング装置に適用した例であり、これを図1を参照して説明する。図1に示す装置の基本構成は一般的な基板バイアス印加型E C R プラズマエッティング装置である。すなわち、図示しないマグネットロンで励起された2.45GHzのマイクロ波は、マイクロ波導波管15内を伝播し、共振チャンバ16で共振モードを変換後、石英やアルミナ等の誘電体材料からなるマイクロ波導入窓17を介してA1系合金からなるエッティングチャンバ18に導入される。エッティングチャンバ18には図示しないガス導入孔よりエッティングガスが導入され、エッティング済みの排気ガスは真空ポンプ20から排気される。エッティングチャンバ18内の圧力は、図示しないコンダクタンスバルブにより所望の値に制御される。一方、エッティングチャンバ18の外周にはソレノイドコイルアッセンブリ19が配設されており、このソレノイドコイルアッセンブリ19によりエッティングチャンバ17内には0.0875Tの磁界が印加される。この磁界とマイクロ波の相互作用により、エッティングチャンバ18内にはE C R プラズマが生成する。エッティングチャンバ18内のマイクロ波導入窓17と対向する側には、基板ステージ12が配設され、基板ステージ12上にはクランパ13により保持された被エッティング基板11が載置されている。そしてこの基板ステージ12には、ブロッキングコンデンサを介して基板バイアス電源14が接続されている。以上の装置構成は通常のE C R プラズマエッティング装置であり、 $1 \times 10^{11} \sim 1 \times 10^{13} / \text{cm}^3$ の高密度プラズマにより、被エッティング基板11にプラズマエッティングを施すことが可能である。

【0014】図1に示すプラズマエッティング装置の特徴的な構成は、エッティングチャンバ18内壁面に配設したシリコン材料層21およびこのシリコン材料層21の加熱手段22である。このうち、シリコン材料層21は99.999%の高純度シリコンインゴットから切り出した厚さ例えば5mmのシリコン板を、治具やガイド等によりエッティングチャンバ18内壁面に着脱可能に装着したものである。シリコン材料層21は、無機系接着剤等により、エッティングチャンバ18内壁面に固着して配設してもよい。このシリコン材料層21は、エッティングチャンバ18内壁面の全面に渡り配設するか、あるいはその一部のみを覆うように配設してもよい。一方加熱手段22は、例えば抵抗加熱ヒータをエッティングチャンバ18外壁に接して設けたものであり、図示しない温度センサと温度制御装置を有するものである。この加熱手段22としては、他にエッティングチャンバ18壁内に流路

を形成し、ここにシリコーンオイル等の熱媒体を循環することにより構成してもよい。

【0015】本プラズマエッティング装置によれば、エッティングチャンバ18内に生成したプラズマ内の過剰なF⁺をシリコン材料層21により捕捉し、任意のC/F比のプラズマにより被エッティング基板11に対するプラズマエッティングを施すことが可能である。このC/F比の制御は、シリコン材料層の温度制御によりおこなうことができる。

10 【0016】実施の形態例2

本形態例は、本発明のプラズマエッティング装置と同じくE C R プラズマエッティング装置に適用した例でありこれを図2を参照して説明する。図2に示す装置の基本構成は前実施の形態例1と同様であるので、共通部分の重複する説明は省略し、本装置の特徴構成部分のみを説明する。図2に示すプラズマエッティング装置の特徴的な構成は、エッティングチャンバ18内壁面に配設したシリコン材料層21へバイアス電圧を印加するシリコン材料層バイアス電源24、シリコン材料層21とエッティングチャンバ18との絶縁を確保する石英等の絶縁材24である。シリコン材料層が例えば99.999%の高純度シリコンの場合には、シリコン材料層21に直接バイアス電位を与えることが困難であるので、シリコン材料層21と絶縁材24との間に例えばAlやCu等の金属からなる導電板25を介在させる。

【0017】本プラズマエッティング装置によっても、エッティングチャンバ18内に生成したプラズマ内の過剰なF⁺をシリコン材料層21により捕捉し、任意のC/F比のプラズマにより被エッティング基板11に対するプラズマエッティングを施すことが可能である。このC/F比の制御は、シリコン材料層バイアス電源26の出力およびシリコン材料層21の温度制御によりおこなうことができる。また本プラズマエッティング装置によれば、シリコン材料層21の表面は常時イオン種によりスパッタリングされるので、表面にポリマが堆積する懸念がなく、安定なF⁺供給による高選択比エッティングを再現性良く施すことができる。

【0018】実施の形態例3

本実施の形態例は、本発明のプラズマエッティング方法を40 セルフアラインコンタクトホールの開口工程を例にとり、図3を参照して説明する。本実施の形態例で採用した被エッティング基板は、図3(a)に示すようにシリコン等の半導体基板1上に形成されたゲート絶縁膜2、多結晶シリコン層3および高融点金属シリサイド層4からなるゲート電極、ゲート電極上に形成されたオフセット絶縁膜5、ゲート電極およびオフセット絶縁膜5の側面に形成されたLDDサイドウォールスペーサ6、全面に薄く形成された窒化シリコン系材料層7、さらに全面に厚く平坦に形成された酸化シリコン系材料層8、および50 セルフアラインコンタクト開口用のレジストマスク9が

各々形成されたものである。各層は一例として、ゲート絶縁膜2は半導体基板1の熱酸化により10nmの厚さに形成したもの、多結晶シリコン層3およびWSi2からなる高融点金属シリサイド層4は減圧CVDによりそれぞれ100nmの厚さに形成したもの、オフセット絶縁膜5はこれも減圧CVDによりSiO₂を200nmの厚さに形成後、これを0.25μmのゲート電極形状にパターニングしたものである。このオフセット絶縁膜5をエッティングマスクとして多結晶シリコン層3および高融点金属シリサイド層4をパターニング後、再び減圧CVDによりSiO₂を200nmの厚さに形成後、全面エッチバックによりLDDサイドウォールスペーサ6を形成する。この後、減圧CVDにより窒化シリコン系材料層7を30nm、BPSGからなる酸化シリコン系材料層8からなる層間絶縁膜を800nmの厚さに形成し、リフローによりその表面を平坦化した。平坦化はCMP(Chemical Mechanical Polishing)によりおこなってよい。この後化学增幅レジストのスピニコートティングとエキシマレーザリソグラフィにより、セルフアラインコンタクトホール開口用の0.25μmの開口幅を有するレジストマスク9を形成した。この際、本実施例においてはレジストマスク9の開口部がLDDサイドウォールスペーサ6にかかるごとく形成された。

【0019】図3(a)に示す被エッティング基板を、前実施の形態例1で説明した基板バイアス印加型ECRプラズマエッティング装置の基板ステージ上にセッティングし、一例として下記プラズマエッティング条件によりセルフアラインコンタクトホール10を開口した。開口後の被エッティング基板の状態を図3(b)に示す。

C ₄ F ₈	50 sccm
ガス圧力	0.4 Pa
マイクロ波パワー	1200 W (2.45GHz)
基板バイアスパワー	400 W (800KHz)
被エッティング基板温度	20 °C
シリコン材料層温度	20 °C

本プラズマエッティング工程においては、C₄F₈の高密度プラズマ中での解離により大量のF⁻が生成するが、このF⁻の一部はエッティングチャンバ内壁面のシリコン材料層によりスカベンジされるのでプラズマ中のC/F比は高まる。したがって、下地の窒化シリコン材料層7が露出した時点でこの表面にカーボンリッチなポリマが堆積し、オーバーエッティング期間中も窒化シリコン材料層7のエッティングが防止される。このため、LDDサイドウォールスペーサ6のエッティングが確実に防止され、後工程でセルフアラインコンタクトホール10内に埋め込まれるコンタクトプラグや上層配線と、ゲート電極との耐圧不良や短絡が発生する虞れはない。酸化シリコン系材料層8のエッティングレートは600nm/min、対窒化シリコン材料層7選択比は80であった。

【0020】この後、レジストマスク9のアッシング、

窒化シリコン系材料層7の例えはウェットエッティング等による除去の工程を経て、例えはプランケットCVDによりWを全面に形成後エッチバックしてセルフアラインコンタクトホール内にコンタクトプラグ(図示せず)を埋め込む。本実施の形態例によれば、酸化シリコン系材料層を薄い窒化シリコン系材料層に対して高選択比にプラズマエッティングすることができ、窒化シリコン系材料層をエッティングストップとして用いるセルフアラインコンタクトホール開口プロセスを信頼性高く実施することが可能である。

【0021】実施の形態例4

本実施の形態例は、前実施の形態例3においてエッティングチャンバ内壁のシリコン材料層の温度を変化した場合のエッティング特性について検討を加えたものである。すなわち、前実施の形態例3と同様の条件でBPSGからなる酸化シリコン系材料層と窒化シリコン系材料層を被エッティング基板上に形成し、シリコン材料層温度を0°Cから300°Cまで変化させた場合のエッティングレートと選択比を調べた。プラズマエッティング条件はシリコン材料層温度以外は前実施の形態例3と同様である。この結果を図4のグラフに示す。同図から明らかなように、シリコン材料層の温度が上昇するに伴い、F⁻のスカベンジ効果が高まるので、酸化シリコン系材料層のエッティングレートは緩やかに減少するが、それ以上に窒化シリコン系材料層のエッティングレートの減少量が大きいため、エッティング選択比は急速に高まる。かかるエッティング特性変化は、図2に示したプラズマエッティング装置においてシリコン材料層21やシリコン材料層電極23に印加するシリコン材料層バイアス電源26の電圧や周波数を制御することによっても同様に得ることができる。この場合には、シリコン材料層表面が常にスパッタリングされてポリマの堆積を防止するので、プラズマエッティングのバッチ数を重ねてもエッティング特性が変化しないメリットがある。なおシリコン材料層21はスパッタリングされて消耗するので、交換やクリーニング等のメンテナンスのために着脱可能に配設しておくことが望ましい。

【0022】以上、本発明のプラズマエッティング装置およびプラズマエッティング方法につき、各々2例の実施形態例により説明したが、本発明はこれら実施形態例に何ら限定されるものではない。

【0023】例えはプラズマエッティング装置としてECRプラズマエッティング装置を例示したが、通常の平行平板型RIE装置やマグネットロンRIE装置であってもよい。ただしフッ素系ガスの解離が高度に進みF⁻が大量に生成しやすい高密度プラズマエッティング装置に本発明を適用する場合にはその効果は大きい。かかるプラズマエッティング装置としてはECRプラズマエッティング装置の他に、誘導結合プラズマエッティング装置、ヘリコン波プラズマエッティング装置等がある。エッティングチャンバ内壁面に配設するシリコン材料層として、高純度シリコ

9

ンの他に高純度SiCがある。SiCは必ずしもストイキオメトリの組成でなくてよく、100%シリコンから100%カーボン迄の間の各組成にわたり採用することができる。

【0024】酸化シリコン系材料層としてBPSGを例示したが、PSG、BSG、AsSG等の各種シリケートガラスやSiO₂、SiON、SiOF等を用いてよい。低誘電率酸化シリコン系材料層であるSiOFの場合は、エッティング中にSiOFから継続的にフッ素原子が放出されるので、プラズマ中のC/F比が低くなりエッティング選択比は低下しがちであるが、本発明の採用によりかかる問題点の解決を図ることができる。かかる酸化シリコン系材料層との高選択比がえられる下地材料層としては、LPSi₃N₄やp-Si₃N₄等の窒化シリコン系材料層の他に、単結晶シリコン、多結晶シリコン、非晶質シリコン等を挙げることができる。

【0025】

【発明の効果】以上の説明から明らかなように、本発明のプラズマエッティング装置によれば、CO等の特殊ガスを採用することなくプラズマ中のF*の濃度を任意に制御することができる。また本発明のプラズマエッティング方法によれば、CO等の特殊ガスを採用することなく高選択比の酸化シリコン系材料層のプラズマエッティングが可能となり、特に高集積度半導体装置のセルファーライン

10

コンタクトホールを信頼性高く形成することができる。

【図面の簡単な説明】

【図1】本発明のプラズマエッティング装置の概略断面図である。

【図2】本発明の別のプラズマエッティング装置の概略断面図である。


【図3】本発明のプラズマエッティング方法をその工程順に説明する概略断面図である。

【図4】シリコン材料層の温度と、プラズマエッティング特性を示すグラフである。


【符号の説明】

- 1…半導体基板、2…ゲート絶縁膜、3…多結晶シリコン層、4…高融点金属シリサイド層、5…オフセット絶縁膜、6…LDDサイドウォールスペーサー、7…窒化シリコン系材料層、8…酸化シリコン系材料層、9…レジストマスク、10…セルファーラインコンタクトホール
 11…被エッティング基板、12…基板ステージ、13…クランプ、14…基板バイアス電源、15…マイクロ波導波管、16…共振チャンバ、17…マイクロ波導入窓、
 18…エッティングチャンバ、19…ソレノイドコイルアッセンブリ、20…真空ポンプ、21…シリコン材料層、22…加熱手段、23…シリコン材料層電極、24…絶縁材、25…導電板、26…シリコン材料層バイアス電源


【図1】



【図2】



[図3]



[図4]

